TSMC satsar på panelnivåförpackning med substrat i glas

Föreställ dig att byta ut den välkända runda kiselwafern mot en platta i storlek med en laptopskärm. Det låter som en liten förändring. Det är det inte. Detta skifte, från runda wafers till stora rektangulära paneler, ligger i kärnan av TSMC:s satsning på att dämpa de stigande kostnaderna för högpresterande kretsar.

TSMC går aggressivt från CoWoS-förpackning till en panelnivåmetod kallad CoPoS, och substrat med glaskärna är centrala i planen. CoWoS använder runda 300 mm-wafer. CoPoS använder paneler som kan nå ungefär 750 gånger 620 mm. Större yta. Högre avkastning. Mindre spill. Räknesättet är enkelt: fler kretsar och minnesmoduler får plats per panel, vilket förbättrar materialutnyttjandet och sänker kostnad per ytenhet med cirka 20 till 30 procent.

Varför spelar detta roll i dag? För att efterfrågan på AI-acceleratorer och tung beräkningskapacitet fortsätter att explodera, samtidigt som konventionell förpackningsteknik stöter på fysiska och geometriska begränsningar. CoWoS:s runda wafers orsakar oundvikliga materialförluster när man försöker packa rektangulära die och minnesstackar effektivt. Paneler förändrar geometrin i problemet, och glas ersätter kisel som substratets kärna för att förbättra tillverkningsbarheten i skala.

TSMC har redan startat en pilotlinje för CoPoS och tävlar mot klockan. Interna planer pekar på pilotproduktion omkring 2027 och en full uppskalning 2028 för panelbaserade CoPoS-paneler. Iterationer med glaskärna är planerade för bredare adoption efter 2030, där företagets anläggning i Arizona väntas spela en betydande roll mellan 2029 och 2030. Dessa tidslinjer ligger i linje med konkurrenternas drag; Intel har signalerat liknande ambitioner för panelnivå fan-out-förpackning från sitt center i Rio Rancho, vilket förbereder scenen för hård konkurrens inom nästa generations substratteknik.

Samarbeten är viktiga här. TSMC samarbetar med taiwanesiska företag som Ibiden och Innolux för att utveckla en trelagersstruktur där en glaskärna sitter mellan två ABF-lager. Denna hybridstack lovar de termiska, mekaniska och tillverkningsmässiga fördelar som behövs för att göra CoPoS-produktion pålitlig och kostnadseffektiv. Samma glaskärneansats utvärderas även för CoWoS-varianter, eftersom branschen söker alla vägar som förbättrar avkastningen och minskar kostnaderna.

TSMC uppskattar att CoPoS med substrat med glaskärna kan sänka den effektiva kostnaden per ytenhet med omkring 20 till 30 procent, en stor fördel för jättelika multi-die AI-paket.

Tekniska skiften påverkar produktplaner. Rapporter tyder på att AMD blir en tidig användare av panelnivå fan-out-förpackning och TSMC:s 1,4 nm-process för sina Zen 7-CPU:er. Men konsekvenserna sträcker sig bortom klient-CPU:er och GPU:er. Kombinationen av FOPLP och CoPoS öppnar dörrar för mycket större multi-chip-moduler anpassade för datacenter och AI-acceleratorer, marknader som värderar prestanda per watt och kostnad per TOPS högre än konsumentprisnivåer.

Det finns naturligtvis en hake. Att skala panelnivåprocesser med den precision och de avkastningsnivåer som moderna kretsar kräver är en tung uppgift. Utrustningsleverantörer behöver nya verktyg. Processkontrollen måste skärpas. Leverantörskedjorna måste anpassas till laminat med glaskärna i volym. Ändå är vinningen övertygande: färre döda kanter, mer användbar yta och en väg att packa mer beräkningskraft inom en given produktionsyta.

Så när vi talar om nästa våg av halvledarskalning, tänk mindre på transistortäthet ensam och mer på plattformen som dessa transistorer sitter på. Förpackning skriver om reglerna för chipekonomin, och TSMC:s satsning på CoPoS med glaskärnor kan vara början på ett nytt kapitel i hur kretsar tillverkas och tas i bruk.